本文是Xilinx MicroBlaze系列教程的第1篇文章。
AXI GPIO是基于AXI-lite总线的一个通用输入输出IP核,可配置为一个或两个通道,每个通道32位,每一位可以通过SDK动态配置成输入或输出方向,支持中断请求,配合中断控制器IP可实现外部中断触发。 不同系列FPGA所支持的最高频率:
官方使用示例:
上一篇:微服务,Docker, k8s,Cloud native 云原生的简易发展史
下一篇:element 日期组件实现只能选择小时或者只能选择小时、分钟