8月29日消息,国家知识产权局信息显示,上海安路信息科技股份有限公司申请一项名为“数字电路的自动化优化方法、存储介质、程序产品和电子设备”的专利。申请公布号为CN122635218A,申请号为CN202610861567.0,申请公布日期为2026年8月25日,申请日期为2026年6月15日,发明人陈思新、葛坤峰、刘榜,专利代理机构上海恒锐佳知识产权代理事务所(普通合伙),专利代理师黄海霞、武娜,分类号G06F30/32、G06F18/213、G06F18/25、G06N3/042、G06N3/092、G06N3/048、G06N3/045、G06F111/06。
专利摘要显示,本发明涉及一种数字电路的自动化优化方法、存储介质、程序产品和电子设备。该方法包括:将待优化电路的网表转换为有向无环图形式的电路结构模型;构建反映电路结构模型中节点之间的拓扑连接关系的邻接矩阵,并对电路结构模型的节点和边进行特征编码;将邻接矩阵和特征编码结果输入至经预先训练的电路图神经网络模型,生成表征待优化电路全局状态的图嵌入向量;将图嵌入向量输入至经预先训练的电路优化策略模型,由电路优化策略模型基于图嵌入向量确定待执行的目标优化算子序列,以及执行目标优化算子序列。本发明的技术方案可以实现对不同电路的自适应优化与多目标的动态平衡,进而提升优化效率与质量,并增强与后端物理设计的兼容性。
安路科技成立于2011年11月18日,于2021年11月12日登陆上海证券交易所,注册地与办公地均位于上海市,是国内领先的FPGA芯片厂商,拥有自主专用EDA软件全栈技术壁垒。
安路科技核心主营业务为FPGA芯片和专用EDA软件的研发、设计和销售,申万行业分类隶属于电子-半导体-数字芯片设计,同时覆盖融资融券、转融券标的、人形机器人等概念板块。
2026年上半年,安路科技实现营业收入4.32亿元,在行业53家可比企业中排名第44位,远低于行业59.44亿元的平均营收水平,也低于13.78亿元的行业营收中位数,同期行业内长鑫科技、江波龙分别以1503.1亿元、240.88亿元位列营收前两位;营收结构中芯片销售收入达4.26亿元,占总营收比重98.58%,其余补充类业务收入613.73万元,占比1.42%。当期公司净利润为-7446.55万元,在行业53家企业中排名第49位,显著低于29.85亿元的行业净利润平均数与1.99亿元的行业净利润中位数,同期长鑫科技、江波龙分别以1075.5亿元、107.18亿元占据行业净利润榜单前两位。
| 指标类别 | 具体数值 | 行业对标情况 |
|---|---|---|
| 2026年上半年营业收入 | 4.32亿元 | 行业排名44/53,低于行业均值59.44亿元、中位数13.78亿元 |
| 2026年上半年净利润 | -7446.55万元 | 行业排名49/53,低于行业均值29.85亿元、中位数1.99亿元 |
| 芯片业务营收占比 | 98.58% | 核心收入来源稳固 |
上海安路信息科技股份有限公司近期专利情况如下:
| 序号 | 专利名称 | 专利类型 | 法律状态 | 申请号 | 申请日期 | 公开(公告)号 | 公开(公告)日期 | 发明人 |
|---|---|---|---|---|---|---|---|---|
| 1 | 数字电路的自动化优化方法、存储介质、程序产品和电子设备 | 发明专利 | 公布 | CN202610861567.0 | 2026-06-15 | CN122635218A | 2026-08-25 | 陈思新、葛坤峰、刘榜 |
| 2 | 基于异构性能指标的资源调控方法、装置、系统、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202610149391.6 | 2026-02-03 | CN122028207A | 2026-05-12 | 张穗 |
| 3 | IP核参数的依赖性设计与验证方法及系统、可读介质和电子设备 | 发明专利 | 实质审查的生效、公布 | CN202610153995.8 | 2026-02-03 | CN122047117A | 2026-05-15 | 原育凯 |
| 4 | ARM处理器的固件加载地址重定向方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202511560117.X | 2025-10-29 | CN121501341A | 2026-02-10 | 谌志强、曾付山、曹腾飞 |
| 5 | 基于OpenOCD调试器的扫描USB设备的方法 | 发明专利 | 公布 | CN202510793726.3 | 2025-06-13 | CN120670242A | 2025-09-19 | 王天一 |
| 6 | 基于OpenOCD的自动测试平台 | 发明专利 | 公布 | CN202510793975.2 | 2025-06-13 | CN120670235A | 2025-09-19 | 王天一 |
| 7 | 基于OpenOCD调试器的支持QSPI闪存兼容模式的方法 | 发明专利 | 公布 | CN202510793974.8 | 2025-06-13 | CN120670245A | 2025-09-19 | 王天一 |
| 8 | 目标检测的后处理装置和方法 | 发明专利 | 实质审查的生效、公布 | CN202510793124.8 | 2025-06-13 | CN120747457A | 2025-10-03 | 马成森 |
| 9 | 数据压缩方法、模块、电子设备及调试系统 | 发明专利 | 实质审查的生效、公布 | CN202510524014.1 | 2025-04-24 | CN120377932A | 2025-07-25 | 刘清燕 |
| 10 | 数据分段压缩方法、模块和电子设备 | 发明专利 | 实质审查的生效、公布 | CN202510524018.X | 2025-04-24 | CN120389756A | 2025-07-29 | 刘清燕 |
| 11 | IP核参数更新方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510522718.5 | 2025-04-24 | CN120493833A | 2025-08-15 | 李珊妮、原育凯 |
| 12 | 用于源同步通信的采样方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510446321.2 | 2025-04-10 | CN120185752A | 2025-06-20 | 毕振华、李旻睿、唐博、刘阳 |
| 13 | 用于AXI总线的主设备访问方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510410460.X | 2025-04-02 | CN120407486A | 2025-08-01 | 刘清燕 |
| 14 | FPGA芯片的动态重配置方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510401393.5 | 2025-04-01 | CN120407037A | 2025-08-01 | 郭德鑫、葛洪 |
| 15 | FPGA时序库综合方法及系统 | 发明专利 | 公布 | CN202510226878.5 | 2025-02-27 | CN122655655A | 2026-08-28 | 朱人杰、朱春、谢丁、刘榜 |
| 16 | 用于快速响应的信号失配补偿方法及电路 | 发明专利 | 实质审查的生效、公布 | CN202510202756.2 | 2025-02-24 | CN120200589A | 2025-06-24 | 李寒、宋飞 |
| 17 | 基于标准延迟单元的DDR写数据掩码训练系统及方法 | 发明专利 | 实质审查的生效、公布 | CN202510086034.5 | 2025-01-20 | CN120029941A | 2025-05-23 | 董红伟、李小飞、欧阳淦 |
| 18 | 基于标准延迟单元的DDR写数据眼图训练系统及方法 | 发明专利 | 实质审查的生效、公布 | CN202510086030.7 | 2025-01-20 | CN120029940A | 2025-05-23 | 董红伟、李小飞、欧阳淦 |
| 19 | 基于FFT的数据传输方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202510078695.3 | 2025-01-17 | CN120030267A | 2025-05-23 | 马向华 |
| 20 | 基于数据和控制信令分离的调试接口复用方法 | 发明专利 | 实质审查的生效、公布 | CN202510050323.X | 2025-01-13 | CN120011154A | 2025-05-16 | 万瑞罡、洪啸宇 |
| 21 | 多路选择器树的优化方法、装置、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202510001843.1 | 2025-01-02 | CN119906454A | 2025-04-29 | 杨乾辉、胡平科 |
| 22 | 多位宽电子森林的优化方法、装置、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202510001838.0 | 2025-01-02 | CN119906453A | 2025-04-29 | 宋灿辉、金健、杨乾辉 |
| 23 | 通用型分布式测试系统 | 发明专利 | 实质审查的生效、公布 | CN202510004385.7 | 2025-01-02 | CN119938425A | 2025-05-06 | 袁智皓、徐春华 |
| 24 | 评估引脚接入效率的方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202510004335.9 | 2025-01-02 | CN119940271A | 2025-05-06 | 宋络雅、刘辰 |
| 25 | 基于JTAG接口的调试子系统及方法 | 发明专利 | 实质审查的生效、公布 | CN202510003281.4 | 2025-01-02 | CN119962451A | 2025-05-09 | 洪啸宇、万瑞罡 |
| 26 | 可编程逻辑器件的自动化测试方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202411590854.X | 2024-11-08 | CN119535185A | 2025-02-28 | 王葵军、鄢宜波 |
| 27 | 三级串联的IO耐压驱动电路、电子器件及设备 | 发明专利 | 实质审查的生效、公布 | CN202411559116.9 | 2024-11-04 | CN119543916A | 2025-02-28 | 王晓峰 |
| 28 | 软错误注入系统 | 发明专利 | 实质审查的生效、实质审查的生效、公布 | CN202411486295.8 | 2024-10-23 | CN119512804A | 2025-02-25 | 王荣贵、周家奇、姬广慎 |
| 29 | 现场可编程系统级芯片的时钟同步方法 | 发明专利 | 实质审查的生效、公布 | CN202411470495.4 | 2024-10-21 | CN119336126A | 2025-01-21 | 谌志强、郭宇飞 |
| 30 | 现场可编程系统级芯片中存储器的烧录方法 | 发明专利 | 实质审查的生效、公布 | CN202411461702.X | 2024-10-18 | CN119397967A | 2025-02-07 | 谌志强、刘越洋、黄中华 |
| 31 | 芯片的同步开关噪声测试方法、装置及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202411322344.4 | 2024-09-23 | CN119224534A | 2024-12-31 | 翟文婷、沈费钦 |
| 32 | PCIe测试系统、方法、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202411299931.6 | 2024-09-18 | CN119311489A | 2025-01-14 | 葛洪、郭德鑫 |
| 33 | 基于FPGA的时钟同步方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411247833.8 | 2024-09-06 | CN119292414A | 2025-01-10 | 万瑞罡 |
| 34 | SRAM唤醒方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202411221742.7 | 2024-09-02 | CN119292446A | 2025-01-10 | 王勇、潘淞 |
| 35 | 使用ATPG工具实现可编程逻辑阵列的自动化测试方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411152880.4 | 2024-08-21 | CN119125839A | 2024-12-13 | 蒙喜琨 |
| 36 | 基于标准延迟单元的DDR读数据总线翻转信号眼图训练方法 | 发明专利 | 实质审查的生效、公布 | CN202411084575.6 | 2024-08-08 | CN118981439A | 2024-11-19 | 董红伟、李小飞、欧阳淦 |
| 37 | FPGA内PCIe模块的快速加载方法、系统、设备及介质 | 发明专利 | 公布 | CN202411071608.3 | 2024-08-06 | CN118838664A | 2024-10-25 | 郭德鑫、葛洪 |
| 38 | 芯片供电管理电路和系统 | 发明专利 | 实质审查的生效、公布 | CN202411065350.6 | 2024-08-05 | CN119045634A | 2024-11-29 | 袁智皓、王韬、陈启瑶、彭蓉蓉、沈费钦 |
| 39 | 基于FPGA的芯片测试方法和装置 | 发明专利 | 实质审查的生效、公布 | CN202411041956.6 | 2024-07-31 | CN118962398A | 2024-11-15 | 郑赫男、袁智皓、陈珊 |
| 40 | 基于可编程器件的芯片锁定方法、装置、设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202411040350.0 | 2024-07-31 | CN119089458A | 2024-12-06 | 陈启瑶、王韬、陈艳波、梅晓玲 |
| 41 | 用于识别软件功能适用性的正则表达式生成方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411042879.6 | 2024-07-31 | CN119202317A | 2024-12-27 | 原育凯 |
| 42 | FPGA芯片的层次化静态时序分析方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411033713.8 | 2024-07-30 | CN119026542A | 2024-11-26 | 孙斌、程祖哲、朱春 |
| 43 | 基于FPGA器件移动的时序优化控制方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202411023770.8 | 2024-07-29 | CN119167854A | 2024-12-20 | 葛坤峰、刘榜、耿孝谨 |
| 44 | 提高FPGA测试效率的方法 | 发明专利 | 实质审查的生效、公布 | CN202410968203.3 | 2024-07-18 | CN119003253A | 2024-11-22 | 胡智勇、袁智皓、厚娇、李知远 |
| 45 | FPGA码流加载的控制方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202410928087.2 | 2024-07-11 | CN118869672A | 2024-10-29 | 邵桢瑜、周家奇、厚娇、朱宇超 |
| 46 | FFT输入层结构及其数据传输方法 | 发明专利 | 公布 | CN202410915683.7 | 2024-07-09 | CN118885710A | 2024-11-01 | 马向华、边立剑 |
| 47 | 码流加载系统和方法 | 发明专利 | 公布 | CN202410915678.6 | 2024-07-09 | CN118886015A | 2024-11-01 | 徐庆嵩、杨益、张超 |
| 48 | FPGA单元及其对应的用户自定义前导码的处理方法 | 发明专利 | 公布 | CN202410900587.5 | 2024-07-05 | CN118764552A | 2024-10-11 | 仇斌 |
| 49 | 基于FPGA的HardIP接口模块及其实现方法 | 发明专利 | 实质审查的生效、公布 | CN202410900584.1 | 2024-07-05 | CN118798112A | 2024-10-18 | 李小飞 |
| 50 | 防止FPGA配置码流被DPA攻击的电路及包括该电路的FPGA | 发明专利 | 公布 | CN202410879570.6 | 2024-07-02 | CN118761104A | 2024-10-11 | 胡智勇、厚娇、仇斌、周家奇 |
声明:市场有风险,投资需谨慎。本文由AI大模型基于公开信息生成,不代表Hehson财经观点。文中所有信息、数据及图表仅供参考,不构成任何形式的投资建议或决策依据,相关信息以实际公告为准。如有疑问,请联系:biz@staff.sina.com.cn。