要点总结：

光罩成本并未阻碍前沿制程的演进，但正在日益影响设计、节点与工艺的选择决策。

高数值孔径EUV将对CD精度、EPE、局部CDU、光罩三维建模、拼接及材料提出更严苛的要求。

高数值孔径EUV焦深的缩减将推动光刻胶、蚀刻、薄膜与吸收层材料领域的技术革新。

圆桌专家：Semiconductor Engineering就光罩新技术挑战邀请多位业界专家展开讨论，与会者包括D2S首席执行官Aki Fujimura、美光运营经理Glen Scheid、HJL Lithography首席光刻工程师Harry Levinson，以及Synopsys产品管理高级总监Germain Fenger。以下为对话节选。

EUV光罩的可持续性与经济性

SE：EUV光罩的制作既耗时又昂贵。光罩本身价格高昂，每款器件所需的光罩数量持续攀升，且损耗速度也在加快。当前的光罩模式是否具有可持续性？光罩的经济因素是否已开始影响设计决策，以限制光罩的使用量？

Fujimura：在7nm时代EUV引入之前，光罩数量已经急剧增加，某些情况下甚至超过100张。而EUV能够以单次图案化实现193nm需要双重乃至三重图案化才能达到的效果，这一局面因此有所改善。在无法使用EUV的领域，企业可能需要采用三重或四重图案化才能突破7nm制程。

市场已呈现明显分化。许多企业即便能够购买EUV设备，也会选择不购入，因为其产线或晶圆厂的商业规划是专注于降低成本。在28nm节点同样可以满足大量电子产品的需求，甚至无需下探至14nm。业界已经厘清哪些应用场景适合使用EUV、哪些无此必要，众多专注于成熟制程的晶圆厂同样运营出色。

对于前沿制程而言，EUV的价值毋庸置疑。在近期的GTC大会上，黄仁勋表示GPU订单规模已达1万亿美元，较六个月前的5000亿美元翻番。这将持续为该领域注入资金。AI所带来的是一个有力的证明：软件有能力消耗大量算力并创造更高价值——不仅是速度的提升，更是价值的跃迁。这正是人们竞相收购核电站为AI工厂供电的根本原因。与此相比，EUV的成本微不足道。AI领域发生的变革同样映射到了我们所在的行业——更强的算力能带来质的突破，因此值得持续加大投资。高数值孔径EUV设备的预计单价高达3.5亿美元，这个数字确实惊人，但显然物有所值。未来的世界将继续呈现这一趋势：对算力的持续投入将被视为必要的成本。

Scheid：一旦将EUV引入生产，企业必然经过ROI测算并得出正向结论，才会做出这一决策。但在EUV投入量产、基础设施完备之后，每当考虑将某一层次转换为EUV或扩大EUV应用范围时，光罩成本仍是需要审慎权衡的重要因素，因为它会显著增加总体运营支出。规模效应确实存在，针对EUV专门采购的设备可以通过生产更多光罩来分摊成本，但EUV材料相对于总成本而言依然昂贵。即便在当前半导体市场景气时ROI为正，未来也未必如此。我们必须持续降低成本，并与供应商密切合作，在规格要求日趋严格的情况下，寻找不增加额外成本的技术演进路径。

高产量产品有助于改善摊销效果，但成本压力依然存在。在光罩成本对设计决策的影响方面，光罩成本单独导致某项决策无法推进的情况并不常见，但它始终是讨论桌上不可忽视的因素，业界需要持续推动降本。

Fenger：在比较不同设计策略时，光罩成本确实会被纳入考量，但这高度取决于具体应用场景。对于前沿高性能计算产品而言，光罩成本的重要性远低于低利润产品。不同的生态系统定位决定了不同的决策权衡。

另一方面，EUV曲线形光罩的成本最终将逐步接近传统曼哈顿光罩。随着多束流写入设备的日益普及，曲线形光罩的成本将仅略高于曼哈顿光罩。此外，若在光罩设计中采用逆向光刻技术（ILT），本身就有可能减少单颗芯片所需的光罩总数，实现从多重图案化到单次图案化的跨越。这一技术本身可以通过减少光罩数量来降低芯片的综合成本。

Levinson：我们目前还远未到因光罩成本而放弃下一代节点的地步。当产量足够大且芯片能够维持较高售价时，这些技术必然会被采用，而且何时会停止目前并不明朗。但在其他应用领域，确实有企业没有采用最先进的技术，光罩成本是其中的考量因素之一。我曾有一位客户服务于军用芯片制造商。你或许会认为军方预算充裕，这不成问题，但仔细想想，全球只有19架B-2隐形轰炸机。如果要为整个机队升级电子系统，总共也不过19颗芯片加上备用件的需求量。因此即便在军用领域，光罩成本同样是问题。

此外，从功耗角度而言，如果能够使用专用集成电路替代通用芯片，优势显而易见。我们有充分理由将功耗降至最低——延长手机续航、增加电动车续航里程。但我们不希望因专用芯片价格过高而丧失这些优势，毕竟其市场规模天然有限。在当前阶段，对于高带宽内存、GPU等高需求产品，前沿制程持续增加的高价光罩成本尚在可承受范围之内；与此同时，持续致力于降低成本同样至关重要，因为这是扩大市场的必由之路。所有这些经济力量正在同步博弈之中。

Wise：光罩经济学影响设计决策已有相当一段时间。这一趋势在低数值孔径EUV向3x纳米逻辑节距延伸以及DRAM领域中尤为明显——成本压力催生了将外围区域与阵列成像整合于单张光罩的布局方式。随着光罩数量与成本的增加，设计师们越来越倾向于优化架构、节距及布局策略，以最大化光罩复用率、最小化光罩套数，清晰体现了光罩经济学对技术选择日益深远的影响。

高数值孔径EUV的技术挑战与创新方向

SE：展望高数值孔径EUV，需要在材料、图案化技术、拼接等方面实现哪些创新，才能支撑这一级别的光刻技术？

Scheid：高数值孔径EUV无疑会放大现有光罩误差，并在局部CD、EPE、局部CDU等各项指标上推动更严格的规格要求，同时对分辨率的要求也将提升。这些目标都是可以实现的，我们正走在正确的技术路线图上。每一次技术转型都会带来新的规格要求，拼接就是其中之一。高数值孔径EUV需要进行拼接，目前存在几种不同的光罩交叉方式，而拼接所带来的独特挑战仍需在技术开发阶段持续攻克。

此外，高数值孔径EUV的三维效应预计将更为显著，这要求我们进一步推进光罩基底材料的演进——例如更薄的吸收层，乃至不同的多层膜结构。这一领域仍有大量未知有待探索，但我预见材料将持续演进，甚至包括基板本身。在上届BACUS会议上，已有人讨论基板如何承受更高的热负荷，这一需求同样适用于高功率低数值孔径扫描仪。这类变化将持续推动光罩厂、光刻团队与供应商之间的深度协作，共同突破材料与规格的边界。

Fenger：高数值孔径EUV将在精度要求上带来阶跃式的跨越，全流程各环节的模型与实际之间的规格容差都将更加严苛。非对称放大率、偏振效应、光罩三维效应等EUV新效应，Synopsys已基本解决。但随着制程持续微缩、工艺余量不断收窄，模型精度的提升始终是永恒的课题。

在拼接方面，对光罩制造本身影响不大，但对光罩检测影响显著。光罩检测通常需要模拟扫描仪，并将光罩图像与晶圆目标进行比对。在拼接区域，生成完整晶圆图像需要同时调用两张光罩，而目前还没有工具能够加载双光罩并生成单一晶圆图像。我认为这是一个潜在的技术缺口。虽然理想情况下希望能够规避，但我认为这是无法绕过的问题。一旦两张光罩都出现缺陷，如何确认修复是否有效？这将是一个亟待解决的难题。

Levinson：在这个问题上，我比不久前要乐观一些。从光罩三维效应来看，它对现有技术构成了根本性限制，必须正面应对。这在客观上需要新材料，并大幅增加计算复杂度，但我们已经开始把握其规律。今年SPIE Frits Zernike奖得主、弗劳恩霍夫研究所的Andreas Erdmann，在近期举办的SPIE先进光刻与图案化研讨会上发表了一篇受邀演讲，他提出了一个颇具启发性的问题：能否利用光罩三维效应实现超越，而非仅仅克服它？他认为，一旦深入理解其内在机制，便可以因势利导地加以利用，进而针对性地调整材料特性。将这些想法转化为现实还有大量工作要做，但这表明那些几年前我认为几乎无解的难题，如今已经开始有了突破的曙光。

罗切斯特理工学院的Bruce Smith正在重新审视我们沿用了十余年的钼硅多层膜结构，揭示了在迈向高数值孔径EUV的过程中需要更为细致关注的若干问题。前路漫漫，但我对业界的聪明人才充满信心。只要产品销售持续向好，研发投入就有资金来源，这些问题终将得到解决。

Fujimura：这个行业令人叹服之处在于，数十年来我们面对无数艰巨挑战，从未有过败绩。有时需要跨越多个节点，但我们总能找到出路。这是一个了不起的群体——竞争对手之间协作共进，携手推动技术前行。我同样对这个社群怀有坚定的信心。

在技术层面，一个关键问题是光罩上亚分辨率辅助图形（SRAF）所需的尺寸。SRAF是设计上不应在晶圆上成像、但用于辅助离轴照明和扩大焦深的极小图形。焦深由公式k?×λ/NA?决定，分母中的平方项正是症结所在。焦深在高数值孔径EUV中已是公认的挑战，因此必须使用SRAF，且必须足够小，以避免意外成像。问题是究竟要小到什么程度？部分观点认为在光罩尺度上需要达到15nm，而15nm在光罩上并不容易实现。当前写速足够快的光刻胶无法可靠地实现15nm的图形，变异量将过大。我认为瓶颈不在于多束流光罩写入机，而在于光刻胶本身——光刻胶的速度与性能将成为决定性因素。我们在研究ILT和MPC，因此需要厘清需要应对的问题边界在哪里。如果是20nm，完全没问题；如果是15nm，就处于临界区域了。使用先进多束流光罩写入机配合金属氧化物光刻胶可以实现极小图形的制作，纳米压印也在常规操作范围之内。但纳米压印光罩是1:1尺寸比例，尺寸仅为光罩的1/16，写入时间也相应缩短至1/16。若需写入完整的光罩，且高数值孔径EUV还需要两张光罩，写入时间将成为不可忽视的制约因素。

Scheid：在这一尺度上如何实现图形分辨，我也没有明确答案。这是一个渐进演化的过程。每当到达技术瓶颈，业界总能找到突破之道。我们应该有理由期待，束流速度将持续提升。每一代多束流写入机的束流数量都在增加，并行束流数量未来还有进一步扩大的可能。今天看似是写入时间瓶颈的限制，往往在明天就不再是问题。如果行业有此需要，一定能找到解决方案。

Wise：高数值孔径EUV在图案化领域开启了重大挑战，也带来了全新机遇。其中一项关键变化是更高数值孔径导致光刻胶内焦深减小，这直接影响到允许的光刻胶厚度，并对光刻胶轮廓控制与工艺窗口提出更严格要求。为支持更薄的光刻胶，需要采用新的图案化方案，包括引入本征蚀刻选择比更高的金属氧化物基光刻胶材料。这类材料进而推动了与光刻胶协同优化的新型蚀刻与薄膜技术的发展，以应对应力管理、缺陷控制与选择比等方面的挑战。此外，高数值孔径系统固有的焦深缩减问题，可以通过创新技术加以部分缓解，例如泛林集团的三维工程化Aether干式光刻胶。干式光刻胶支持光刻胶特性的纵向调控，提供了调节吸收率的手段，从而有效增加下一代光刻所需的无缺陷焦深范围。

Q&A

Q1：高数值孔径EUV光罩成本是否会阻碍先进制程的推进？

A：光罩成本目前并未阻碍前沿制程的推进，但已成为决策中的重要考量因素。对于高性能计算或GPU等高价值产品，EUV及高数值孔径设备的高昂成本是合理的投入；而对于低利润或小批量产品，光罩成本确实会影响技术选型。业界普遍认为，持续降低光罩成本是扩大市场、维持竞争力的必要条件。

Q2：高数值孔径EUV对光罩拼接技术有哪些新要求？

A：高数值孔径EUV需要对两张光罩进行拼接才能完成完整的晶圆图案，目前存在几种不同的拼接方式，但各自面临独特挑战。尤其在光罩检测环节，现有工具尚不支持同时加载两张光罩并生成单一晶圆图像，这是一个亟待解决的技术缺口。此外，一旦两张光罩均存在缺陷，如何验证修复效果也是尚未厘清的难题。

Q3：高数值孔径EUV焦深减小会带来哪些材料和工艺挑战？

A：高数值孔径EUV更高的数值孔径导致焦深显著缩小，直接限制了光刻胶的可用厚度，并对轮廓控制和工艺窗口提出更高要求。为此，行业正在探索金属氧化物基光刻胶等新材料，以提升蚀刻选择比；同时需要开发与之协同优化的新型蚀刻与薄膜技术。此外，干式光刻胶（如泛林集团的Aether）通过纵向调控光刻胶特性，有望在一定程度上弥补焦深不足的问题。